چکیده: ترانزیستورهای نانونوار گرافنی نوع شاتکی (SB(GNRFET))، علی رغم ویژگی های بارزی که نسبت به ترانزیستورهای متداول دارند، دارای جریان خاموش نسبتاً زیاد و نسبت پایین می باشند. در این مقاله ساختار جدیدی از ترانزیستور نانونوار گرافنی نوع شاتکی ارائه شده که در آن گیت ترانزیستور به دو قسمت تقسیم شده است. به گیتی که در سمت درین قرار گرفته است، ولتاژ ثابت متصل شده و گیتی که در سمت سورس قرار گرفته است، گیت اصلی ترانزیستور می باشد. ساختار SB(GNRFET) ارائه شده با مشخصه های هندسی و فیزیکی و در بایاس های متفاوت با استفاده از شبیه ساز عددی مبتنی بر توابع گرین غیر تعادلی شبیه سازی شده و کارایی افزاره مورد ارزیابی قرار گرفته است. نتایج شبیه سازی نشان دهنده بهبود نسبت تا 7/6 برابر در می باشد. در این ولتاژ نسبت از 2/1 در ترانزیستور SB(GNRFET) معمولی به 01/8 در ترانزیستور جدید رسیده و جریان خاموش از µ A 5 به µ A 7/0 کاهش یافته است. همچنین در، به عنوان ولتاژ تغذیه، نسبت از 97/3 به 8/15 و جریان خاموش از µ A 63/0 به µ A 16/0 رسیده است.

چکیده: آشکارسازهای نوری برای طیف های فروسرخ دور (FIR) و تراهرتز (THz) به طور متعارف از نیم رساناهای گاف باریک و ساختارهای چاه کوانتومی ساخته می شوند. عملکرد این آشکارسازها بر اساس ساختارهای چاه کوانتومی با گذارهای درون نواری (بین نواری) الکترون یا حفره همراه است. امروزه با استفاده از ترانزیستور اثر میدان نانونوار گرافنی، آشکارسازهایی مؤثر در محدوده FIR و THz طیف نوری طراحی و ساخته می شود. توانایی تغییر گاف انرژی نانو نوار گرافنی با تغییر عرض نانو نوار به ساخت آشکارسازهای نوری چند رنگ کمک کرده است. در این مقاله عملکرد یک فوتوترانزیستور نانونوار نیم رسانای گرافنی، بررسی شده و هم چنین، بعضی مشخصات آن مانند جریان فوتونی، جریان تاریک و پاسخ دهی آن محاسبه و رسم شده است. نسبت جریان فوتونی به جریان تاریک به دست آمده برای ولتاژهای دروازۀ پایینی بین 5/0، 1 و 5/1 ولت به بیش از یک مرتبه می رسد. بازده کوانتومی، پاسخ دهی و جریان نوری محاسبه شدۀ این آشکارسازها مقادیر بالاتری از آشکارسازهای سنتی نظیرشان را نشان می دهند.

ترانزیستورهای نانو-نوار گرافینی ((GNRFET)s) به عنوان یک گزینه امیدوارکننده برای جایگزینی ترانزیستورهای سیلیکونی متداول در تکنولوژی نسل آینده مطرح می باشند. کانال (GNRFET) در مقیاس چند نانومتر است و از این رو بررسی تاثیر تغییرات فرایند ساخت بر روی عملکرد مدارها بسیار حایز اهمیت خواهد بود. در این مقاله، تاثیر تغییرات فرایند ساخت نظیر ضخامت اکسید، طول کانال و تعداد خطوط دایمر بر روی تاخیر، توان و حاصل ضرب انرژی-تاخیر (EDP) فلیپ فلاپ مبتنی بر SB-(GNRFET) ارزیابی شده و مورد تجزیه و تحلیل قرار گرفته است. علاوه بر آن شبیه سازی مونت کارلو نیز برای تحلیل آماری این تغییرات انجام شده است. با تغییر ضخامت اکسید از مقدار نامی به 1/15nm، تاخیر انتشار و EDP به ترتیب به میزان 31/57 و 60/62 درصد افزایش می یابد. همچنین تغییر طول کانال کمترین میزان تاثیر را بر روی مشخصه فلیپ فلاپ دارد. با افزایش یک واحد تعداد خطوط دایمر از مقدار نامی، تاخیر انتشار و EDP به ترتیب به میزان 315/48 و 204/79 درصد افزایش می یابد. همچنین نتایج حاصل از شبیه سازی مونت کارلو نشان می دهد که مشخصه فلیپ فلاپ نسبت به تغییر ضخامت اکسید یک توزیع هیستوگرام با میزان گستردگی 2/46، 1/57 و 2/39 برابر نسبت به تغییر خطوط دایمر دارد.

ترانزیستور تک الکترونی یک قطعه الکترونیکی در ابعاد نانومتر است که شامل سه الکترود فلزی و یک جزیره یا نقطه کوانتومی می باشد. جزیره می تواند از نانومواد کربنی مانند نوار نانومتری گرافنی انتخاب شود. تعداد اتم های کربن موجود در نوار نانومتری گرافنی بر سرعت عملکرد ترانزیستور و ناحیه انسداد کولنی تأثیر می گذارد. در این تحقیق، جریان ترانزیستور تک الکترونی با جزیره ای از نوار نانومتری گرافنی مدل سازی شده است. تأثیر عواملی از جمله تعداد اتم های کربن موجود در عرض نوار نانومتری گرافنی، طول نوار نانومتری گرافنی و ولتاژ اعمالی بر گیت روی جریان ترانزیستور بررسی شده است. نتایج مدل سازی نشان می دهد که با افزایش تعداد اتم ها در عرض نوار نانومتری گرافنی، ناحیه انسداد کولنی در نمودارهای پایداری بار ترانزیستور کاهش می یابد. همچنین کاهش طول نوار نانومتری گرافنی و افزایش ولتاژ اعمالی بر گیت باعث کاهش ناحیه جریان صفر ترانزیستور می شود. افزایش تعداد اتم ها در عرض سه جزیره باعث افزایش ناحیه تونل زنی تک الکترون و بهبود عملکرد ترانزیستور می شود.

در این پژوهش، کاهش جریان دوقطبی در ترانزیستور تونلی نانونوار ژرمانن برپایه نظریه تابعی چگالی و روش تابع گرین غیرتعادلی مورد بررسی قرار می گیرد. در این راستا با استفاده از دو روش پیشنهادی یعنی استفاده از همپوشانی گیت برروی درین و همچنین کاهش میزان دوپینگ سمت درین نسبت به سورس، میزان کاهش جریان تونلی ناشی از حفره ها مورد شبیه سازی و مطالعه قرار می گیرد. نتایج به دست آمده با استفاده از نرم افزارهای کوانتوم اسپرسو و نانوتیکدویدز نشان دهنده این هستند که با امتداد طول گیت بر روی قسمتی از ناحیه درین، جریان دوقطبی کاهش می یابد که این کاهش جریان با افزایش طول همپوشانی بیشتر می شود. از طرفی با کاهش میزان دوپینگ سمت درین نسبت به سورس مجددا کاهش جریان دوقطبی اتفاق می افتد. در ادامه با تلفیق هردو روش پیشنهادی مشاهده می شود که می توان به خوبی جریان دوقطبی را در این افزاره کاهش داد که این موضوع یک امر مهم در طراحی مدارات دیجیتال به حساب می آید.

ابتدا ساختار یکپارچه ای برای اینورتر گرافنی شامل ترانزیستور اثر میدان گرافنی و خط ارتباطی گرافنی ارایه می شود. دلیل ارایه ساختار یکپارچه برای اینورتر گرافنی حذف مقاومتهای اتصال اهمی، شاتکی و اثرات پارازیتی در محل اتصال خطوط ارتباطی فلزی متداول به گیت، سورس و درین ترانزیستور است. سپس با استفاده از مدل مداری ادوات گرافنی به کار رفته در ساختار پیشنهادی، مدل ماتریس انتقال مدار اینورتر گرافنی یکپارچه استخراج می شود. در مدل مداری ترانزیستور و خط ارتباطی و به تبع آن در ماتریس انتقال کلی اینورتر گرافنی یکپارچه، اثرات سلفی-خازنی و انواع پراکندگی ها لحاظ شده است. حذف مقاومتهای اتصال اهمی، شاتکی و اثرات پارازیتی باعث افزایش سرعت کاری اینورتر خواهد شد و استخراج ماتریس انتقال اینورتر گرافنی یکپارچه و محاسبه نمودارهای حوزه زمان، پایداری نسبی و پهنای باند فرکانسی موید این بهبود است. مزیت مدل ماتریس انتقال اینورتر پیشنهادی این است که هر گونه تغییر در پارامترهای فیزیکی نانونوارهای گرافنی به کار رفته در ساختار به سادگی در مدل مداری و روابط ماتریس انتقال وارد می شود و می توان اثرات ناشی از آنها را در کلیه ابعاد و تکنولوژیها بررسی کرد. با استفاده از مدل مداری و ماتریس انتقال استخراج شده می توان انواع تحلیلهای پایداری نظیر نایکوییست، بد، نیکولز و پاسخهای حوزه زمان-فرکانس اینورترهای گرافنی یکپارچه مورد استفاده در مدارات با مقیاس بزرگ را محقق کرد.

خواص الکترونیکی و رفتار یکسوسازی دیود های خود سوییچ گرافنی با آلایش گیت های جانبی با اتم های نیتروژن و بور، با استفاده از روش تنگ بست تابعی چگالی، مورد بررسی قرار گرفت. آلایش گیت های ادوات، سبب تغییر هدایت الکتریکی نانو نوار گرافنی گیت ها و کانال نیمه هادی می گردد. در نتیجه، اندازه ولتاژ آستانه بایاس مستقیم به میزان قابل ملاحظه ای کاهش یافته، به صورتی که در ساختارهای 565 آلایش یافته با اتم های بور و نیتروژن، این ولتاژ نزدیک به صفر است. همچنین، جریان الکتریکی عبوری در بایاس مستقیم و معکوس ادوات آلایش یافته، نسبت به ساختار غیر آلاییده، به ترتیب افزایش و کاهش یافته است. در بین همه ساختارها، ساختار 565 آلایش یافته با اتم های بور، دارای بیشترین نسبت یکسوسازی به میزان 55/558 است و ماکزیمم جریان عبوری در بایاس مستقیم در محدوده بایاس اعمالی نیز مربوط به این ساختار، به مقدار μ A56/8 است.

در این مقاله طراحی و شبیه سازی مدارات پنج ارزشی مبتنی بر نانونوارگرافن ارایه شده است. منطق پنج ارزشی بیان شده منطبق بر منطق گلویس می-باشد. برای شبیه سازی ترانزیستور نانو نوار گرافن از مدل سازگار با HSPICE و تکنولوژی 15 نانومتر استفاده شده است. بر این اساس، ابتدا مدارات NAND و NOR پنج ارزشی پیشنهادی، طراحی و شبیه سازی شده اند. نتایج حاصله نشان می دهند این مدارها از نظر سرعت و توان مصرفی در مقایسه با مدارات همتای CNTFET خود از بهبود چشمگیری برخوردار هستند. در ادامه، مدار جمع-کننده به عنوان اصلی ترین بخش پردازنده های دیجیتالی در طراحی مدارات مجتمع، با منطق پنج ارزشی پیشنهاد گردید. . پاسخ گذرای مدارات حاکی از دقیق بودن خروجی ها می باشد. پارامترهایی نظیر توان مصرفی، تاخیر و حاصل ضرب توان در تاخیر محاسبه گردید. ارزیابی نتایج نشان می دهد مدار جمع کننده پیشنهادی دارای حاصل ضرب تاخیر در توان 3/179 فمتو ژول در ولتاژ تغذیه8/0 ولت و فرکانس کاری100 مگا هرتز می باشد.